PAGE 1
PAGE
PAGE 1
电子信息学院
实验报告书
题 目:
实验类别 【验证】
班 级:
学 号:
姓 名:
评语:
评语:
实验态度:认真( ) 一般( ) 差( )
实验结果:正确( ) 部分正确( )错( )
实验理论:掌握( ) 熟悉( ) 了解( ) 不懂( )
操作技能:强( ) 一般( ) 差( )
实验报告:好( ) 一般( ) 差( )
成绩: 指导教师: 曾宪文
批阅时间: 年 月 日
目 录
TOC \o "1-3" \h \z \u 第一章 实训任务概述 2
1.1实训目的 2
1.2 实训任务 2
第二章 设计内容 4
2.1 指令的执行流程 4
2.1.1“异或”指令 4
2.1.2 读取指令 4
2.1.3 “ADD”指令 4
2.2 储存器 4
2.3 运算器 5
2.4 硬件系统 5
2.4.1计算机硬件组成 5
2.4.2 采用门电路设计一个8位的全加器电路 6
2.4.3 定点补码加减法装置逻辑框图 7
2.5 模型机综合实验 7
2.5.2 转移实验 7
第三章 图表格式 8
3.1“异或”指令 8
3.2 读取指令 8
3.3“ADD ”指令 9
3.4 储存器 10
3.5 设计计算机运算器 11
3.6 了解计算机硬件系统 17
3.6.1 8位全加器 17
3.6.2 定点补码加减法逻辑图 17
3.7 运算器的逻辑组成及设计模型及综合实验 18
3.7.1移位/取反实验 18
3.7.2 转移实验 20
第四章 个人总结 22
4.1 主要结论 22
4.2 对实训的认识 22
参考文献 23
致 谢 24
第一章 课设任务概述
1.1课设目的
通过本周的课设,使我们对计算机组成与体系结构这门课有一个更深入的了解。主要要了解计算机的硬件组成、微操作以及储存器中的地址变换等。将我们在课堂上所学的理论知识应用于实践。
1.2 课设任务
1、参考给出的或者课本上的计算机的硬件(应有中断功能)组成,写出完成下面给定的指令格式的指令的执行流程;
(1)累加器内容完成“异或”运算
“异或” 指令的指令格式
操作码 DR SR
(2)把一个内存单元中的内容读到所选择的一个累加器中。
操作码 DR SR
(3)以下五条机器指令为选做题目,给出指令执行流程(选做要求:(组号 mod 5)+1=红色题目编号):IN(输入)、ADD(二进制加法)、STA(存数)、OUT(输出)、JMP(无条件转移),其指令格式如下:
助记符 机器指令码 说明
①IN 0000 0000 “INPUT DEVICE”中的开关状态?R0
②ADD addr 0001 0000 ×××× R0+[addr] ?R0
③STA addr 0010 0000 ×××× R0? [addr]
④OUT addr 0011 0000 ×××× [addr] ?BUS
⑤JMP addr 0100 0000 ×××× addr?PC
2、以下三道为选做题目(选做要求:(组号 mod 3)+1=红色题目编号)
①某机器中,已知配有一个地址空间为(0000—1FFF)16的ROM区域,现在用几个SRAM芯片(8K×8位)形成一个16K×16位的RAM区域,起始地址为2000H。假设SRAM芯片有CS和WE控制端,CPU地址总线A15——A0 ,数据总线为D15——D0 ,控制信号为R / W(读 / 写),MREQ(当存储器读或写时,该信号指示地址总线上的地址是有效的)。要求:
满足已知条件的存储器,画出地址码方案。
(2) 画出ROM与RAM同CPU连接图。
②要求用128K×16位的SRAM芯片